詳細情報 |
|||
包装: | 巻き枠 | 様式の取付け: | SMD/SMT |
---|---|---|---|
パッケージ/場合: | FBGA-170 | 供給電圧: | 1.3095 V-1.648 V |
記憶容量: | 4 Gbit | FPQ: | 2000年 |
ハイライト: | SGRAM-GDDR5 EMMCのメモリー チップ,SGRAM-GDDR5 4G 128MX32,EMMCのメモリー チップ32ビット |
製品の説明
EDW4032BABG-70-F-Rの元のドラムGDDR5 4G 128MX32 FBGAの記憶
特徴
•VDD = VDDQ = 1.6V/1.55V/1.5V ±3%および1.35V ±3%
•データ転送速度:6.0 Gb/s、7.0 Gb/s、8.0 Gb/s
•16の内部銀行•tCCDLのための4人の銀行団= 3 tCK
•8nビット先取りの建築:配列の読書ごとの256ビットまたはライト・アクセスをx32のために;x16のための128ビット•破烈の長さ(BL):8のみ
•プログラム可能なCASの潜伏:7-25
•プログラム可能潜伏を書きなさい:4-7
•プログラム可能なCRCは潜伏を読んだ:2-3
•プログラム可能なCRCは潜伏を書く:8-14
•司令官のためのプログラム可能なEDCの把握パターン
•前充満:各々の破烈させたアクセスのための自動選択
•自動車は新たになり、自己によってはモードが新たになる
•周期を新たになりなさい:16,384 cycles/32ms
•インターフェイス:擬似開いた下水管(POD-15)の多用性がある出力:プルダウン式40Ω 60Ω懸垂
•オン ダイスの終了(ODT):60Ωか120Ω (NOM)
•外的な抵抗器ZQピンとのODTそして出力運転者の強さの自動口径測定:120Ω
•プログラム可能な終了および運転者の強さのオフセット
•データ入力のための選択可能で外的なか内部VREF;内部VREFのためのプログラム可能なオフセット
•住所/命令入力のための別の外的なVREF
•TC = 0°Cへの+95°C
•EDCピンとのパワーアップで置かれるx32/x16モード構成
•データ、住所および命令のための片端接地インターフェイス
•四分の一差動クロックの入力CK_t、住所および命令のためのCK_cをデータ転送速度
•2半分のデータ転送速度の差動クロックの入力、WCK_tおよびWCK_c、2つのデータ バイト(DQ、DBI_n、EDC)と関連付けられるそれぞれ
•DDRデータ(WCK)および演説(CK)
•SDR命令(CK)
•書きなさい住所バス(単一の二重バイトのマスク)によってデータ マスク機能を
•データ・バス逆転(DBI)および住所バス逆転(ABI)
•入出力PLLオン/オフ モード
•データ時計(WCK)のための使用率の校正者(DCC)
•デジタルRAS閉鎖
ドラム | |
SGRAM - GDDR5 | |
SMD/SMT | |
FBGA-170 | |
32ビット | |
128のM X 32 | |
4 Gbit | |
1.75 GHz | |
1.648 V | |
1.3095 V | |
0 C | |
+ 95 C | |
EDW | |
巻き枠 | |
テープを切りなさい | |
MouseReel | |
ブランド: | 在庫の原物 |
製品タイプ: | ドラム |
工場パックの量: | 2000年 |
下位範疇: | 記憶及びデータ記憶 |
あなたのメッセージを入れて下さい